黑料正能量

Tend锚ncias e Perspectivas do Mercado Global de Through-Silicon Via (TSV) para GPU e Aceleradores de IA

Ado莽茫o Generalizada de HBM3 e Vers玫es Superiores em GPUs de IA

O HBM3E e o HBM4 est茫o elevando as metas de densidade de TSV para mais de 100.000 vias por pacote, o que redefine as estruturas de custo de empacotamento e as janelas de processo. A SK hynix validou amostras de HBM4 de 12 camadas com largura de banda superior a 2 Tbit/s e planeja a produ莽茫o em massa no final de 2025. A GPU Rubin da NVIDIA, divulgada em 2026, integra 288 GB de HBM4 e depende de pilhas de 16 camadas que ainda se encaixam nos limites de altura z dos servidores existentes, pois a Samsung demonstrou um pacote TSV 3D de 12 camadas que mant茅m o perfil de 720 碌m do HBM2 legado de 8 camadas. Os fornecedores de mem贸ria est茫o agora terceirizando a l贸gica do die base para fundi莽玫es l贸gicas de ponta, aumentando as toler芒ncias de alinhamento de TSV e os requisitos de liga莽茫o cobre a cobre. Essas mudan莽as est茫o escalando rapidamente o mercado de Through-Silicon Via para GPU e aceleradores de IA, 脿 medida que os fornecedores correm para entregar vias confi谩veis de alta raz茫o de aspecto.

Crescimento de Projetos de GPU Baseados em Chiplet que Requerem Interposers Avan莽ados

A desagrega莽茫o de GPUs monol铆ticas em chiplets melhora o rendimento dos dies e acelera as atualiza莽玫es de produtos. O MI300A da AMD combina tiles de computa莽茫o de 5 nm, tiles de E/S de 6 nm e HBM3 em um 煤nico interposer CoWoS-S e oferece mais de 5 TB/s de largura de banda de mem贸ria. A Intel avan莽ou para um passo de liga莽茫o h铆brida abaixo de 10 碌m com o Foveros Direct, permitindo reguladores de tens茫o e camadas l贸gicas empilhados verticalmente. O padr茫o Universal Chiplet Interconnect Express, co-liderado pela Samsung, publicou um PHY aberto de die a die em 2024, tornando o acesso ao interposer menos propriet谩rio. Esses avan莽os expandem a demanda por grandes interposers de sil铆cio, impulsionando o mercado de Through-Silicon Via para GPU e aceleradores de IA.

Aumento dos Investimentos de Capital em Instala莽玫es de Empacotamento 2,5D e 3D

Fundi莽玫es e OSATs destinaram mais de 20 bilh玫es de USD para empacotamento avan莽ado entre 2024 e 2026. A TSMC est谩 comprometida com um plano de expans茫o nos Estados Unidos de 165 bilh玫es de USD que reserva capacidade para linhas CoWoS no Arizona. A Amkor est谩 construindo uma instala莽茫o de 7 bilh玫es de USD em Peoria para fornecer servi莽os turnkey de 2,5D e 3D. A Samsung e a Tokyo Electron tamb茅m aumentaram o capex para equipamentos de liga莽茫o h铆brida e de liga莽茫o. O influxo de capital assegura o crescimento de longo prazo do mercado de Through-Silicon Via para GPU e aceleradores de IA.

Incentivos Governamentais para Cadeias de Suprimentos Dom茅sticas de Semicondutores

O financiamento p煤blico est谩 catalisando a constru莽茫o de instala莽玫es de empacotamento fora da 脕sia. A Lei CHIPS e Ci锚ncia dos EUA destinou 39 bilh玫es de USD em subs铆dios, incluindo um programa dedicado de empacotamento avan莽ado.^{[1]Departamento de Com茅rcio dos EUA, "CHIPS para a Am茅rica," CHIPS.GOV} A Intel garantiu 8,5 bilh玫es de USD para expandir as f谩bricas do Ohio e do Arizona com linhas de empacotamento 3D. A Lei Europeia de Chips reservou 43 bilh玫es de EUR (48,6 bilh玫es de USD) para objetivos semelhantes. Tais incentivos subsidiam hubs regionais, diversificando a presen莽a do mercado de Through-Silicon Via para GPU e aceleradores de IA.

Desafios de Rendimento na Fabrica莽茫o de TSV de Alta Densidade

As raz玫es de aspecto de TSV agora excedem 10:1 com di芒metros abaixo de 5 碌m, sobrecarregando as etapas de grava莽茫o, preenchimento e revela莽茫o. Pesquisas do IEEE mostraram que o estresse induzido por TSV desloca os limiares dos transistores, for莽ando o uso de zonas de exclus茫o que corroem a 谩rea de sil铆cio.^{[2]IEEE, "Efeitos de Estresse Induzidos por TSV," IEEE.ORG} A detec莽茫o de vazios em linha da Chipmetrics identificou falhas latentes causadas por vazios de cobre ap贸s ciclagem t茅rmica. A Applied Materials lan莽ou um m贸dulo de revela莽茫o de TSV por plasma 煤mido que remove res铆duos diel茅tricos sem danos ao cobre para aumentar os rendimentos no curto prazo. At茅 que tais corre莽玫es amadure莽am, a produ莽茫o de dispositivos do mercado de Through-Silicon Via para GPU e aceleradores de IA permanece limitada pela densidade de defeitos.

Limita莽玫es de Gest茫o T茅rmica em M贸dulos de GPU Empilhados

A integra莽茫o de dies l贸gicos com >500 W com HBM de 12 camadas gera fluxos de calor superiores a 200 W/cm虏. A modelagem do Imec identificou uma diferen莽a de temperatura de 15-20 掳C entre as camadas de DRAM superior e inferior, levando ao estrangulamento da mem贸ria. As proje莽玫es indicam que a pot锚ncia do soquete pode atingir 1.000 W at茅 2027, exercendo press茫o significativa sobre os sistemas existentes de resfriamento a ar e a l铆quido de fase 煤nica. Embora os avan莽os em materiais, como a moldagem MR-MUF da SK hynix, ajudem a reduzir a deforma莽茫o, eles n茫o conseguem abordar os caminhos t茅rmicos verticais. As limita莽玫es de resfriamento restringem as melhorias na frequ锚ncia de opera莽茫o, limitando o mercado de Through-Silicon Via para GPU e aceleradores de IA at茅 que placas frias integradas ao pacote e solu莽玫es de resfriamento bif谩sico se tornem vi谩veis.

*Nossas previs玫es tratam os impactos dos impulsionadores e restri莽玫es como direcionais, e n茫o aditivos. As previs玫es de impacto refletem o crescimento de base, os efeitos de composi莽茫o e as intera莽玫es entre vari谩veis.

An谩lise de Segmentos

Por Arquitetura: Interposers Dominam Enquanto a Liga莽茫o H铆brida Escala

O segmento de interposer TSV 2,5D detinha 68% da participa莽茫o do mercado de Through-Silicon Via para GPU e aceleradores de IA em 2025, impulsionado por regras de design maduras e ecossistemas de substrato estabelecidos. O CoWoS-S da TSMC suporta interposers que se aproximam de 2.700 mm虏, acomodando m煤ltiplos chiplets de GPU e oito ou mais cubos de HBM em um 煤nico substrato. O I-CubeE da Samsung combina pontes de sil铆cio com camadas de redistribui莽茫o fan-out para reduzir o custo de interposers de grande 谩rea. Essas rotas comprovadas garantem alta velocidade de tape-out e rendimento previs铆vel, sustentando a escala do segmento no mercado de Through-Silicon Via para GPU e aceleradores de IA durante os primeiros anos de previs茫o. 

O empilhamento de dies 3D, embora represente apenas 32% do valor de 2025, est谩 crescendo a um CAGR de 23,56% 脿 medida que a liga莽茫o h铆brida de cobre permite um passo vertical abaixo de 4 碌m. O Foveros Direct da Intel e o X-Cube da Samsung visam juntas de cobre a cobre de passo fino que reduzem as parasitas das vias e encurtam os caminhos entre l贸gicas. O SoIC da TSMC promete um passo abaixo de 1 碌m, 煤til para pilhas de SRAM sobre l贸gica em GPUs futuras. 脌 medida que os rendimentos dos equipamentos melhoram, espera-se que a rota 3D capture participa莽茫o incremental no mercado de Through-Silicon Via para o mercado de GPU e aceleradores de IA, vinculada a tecidos de mem贸ria de largura de banda ultralarga.

Por Aplica莽茫o: HBM Lidera, GPUs Baseadas em Chiplet Aceleram

As pilhas de HBM representaram 58% do gasto total em 2025, impulsionadas pela ado莽茫o generalizada de mem贸ria de alta largura de banda em aceleradores de IA de alto n铆vel. Cada um desses aceleradores incorpora pelo menos seis cubos de HBM3E, destacando o papel cr铆tico da tecnologia HBM no avan莽o do desempenho da IA. O aumento do HBM3E de 8 Gb/s por pino da Micron foi fundamental para apoiar os lan莽amentos do NVIDIA H200 e do AMD MI300X, dois dos aceleradores de IA mais proeminentes do mercado.^{[3]Micron, "HBM3E," MICRON.COM} Al茅m disso, os avan莽os na densidade de TSV (Through-Silicon Via) permitiram 脿 Samsung entregar pacotes de 12 camadas mantendo a altura legada de 720 碌m. Essa inova莽茫o garante que os projetistas de sistemas possam continuar operando dentro dos envelopes t茅rmicos existentes, evitando a necessidade de redesenhos significativos.

As arquiteturas de GPU baseadas em chiplet, embora contribuindo com apenas 17% da receita em 2025, devem crescer a um CAGR impressionante de 23,78% at茅 2031. O MI300A da AMD 茅 um exemplo primordial de escalonamento eficiente em custo por meio de tiles de computa莽茫o, demonstrando o potencial da tecnologia chiplet para otimizar desempenho e custo. Da mesma forma, o Ponte Vecchio da Intel, que integra mais de 40 tiles, demonstra o grau extremo de desagrega莽茫o possibilitado pelos projetos baseados em chiplet. A ado莽茫o de dies menores n茫o apenas melhora o rendimento, mas tamb茅m oferece maior flexibilidade no processo de mistura de n贸s. Essas vantagens est茫o impulsionando o aumento da ado莽茫o por clientes, expandindo significativamente o tamanho do mercado para a tecnologia Through-Silicon Via em GPU e aceleradores de IA, particularmente em aplica莽玫es envolvendo GPUs baseadas em chiplet.

An谩lise Geogr谩fica

A 脕蝉颈补-笔补肠铆蹿颈肠辞 dominou o mercado de Through-Silicon Via para GPU e aceleradores de IA em 2025 com uma participa莽茫o de receita de 62%, impulsionada pela fabrica莽茫o em cluster, empacotamento avan莽ado e produ莽茫o de HBM da TSMC, Samsung e SK Hynix em Taiwan e na Coreia do Sul. O centro de P&D da TSMC em Kumamoto, no 闯补辫茫辞, co-localiza parceiros de substrato e materiais, apertando os ciclos de fornecimento para atualiza莽玫es do roteiro CoWoS. A Tokyo Electron escalou os gastos com P&D em 2025 para 250,0 bilh玫es de JPY (1,61 bilh茫o de USD) para acelerar o lan莽amento de equipamentos de liga莽茫o e refor莽ar o ecossistema regional. Os ventos contr谩rios dos controles de exporta莽茫o limitam a capacidade da China de garantir litografia avan莽ada, restringindo a capacidade dom茅stica de TSV e limitando sua participa莽茫o local no mercado de Through-Silicon Via para GPU e aceleradores de IA.

O CAGR previsto de 24,15% da Am茅rica do Norte 茅 impulsionado pela demanda de hiperescaladores e subs铆dios governamentais. O campus multif谩brica da TSMC no Arizona reserva linhas CoWoS para clientes de GPU dos EUA, enquanto a planta da Amkor em Peoria traz uma alternativa de OSAT para o territ贸rio nacional. As expans玫es da Intel no Ohio e no Arizona, apoiadas pela Lei CHIPS, prometem volumes de empacotamento 3D cativos e comerciais. Os crescentes investimentos em infraestrutura de data center nos EUA, com aceleradores de IA emergindo como a categoria de gasto de crescimento mais r谩pido, est茫o amplificando ainda mais a demanda dom茅stica.

A Europa captura uma participa莽茫o modesta, mas crescente, gra莽as ao fundo da Lei Europeia de Chips de 43 bilh玫es de EUR (aproximadamente 46,44 bilh玫es de USD), que financia linhas piloto para liga莽茫o em n铆vel de wafer e interposers RDL.^{[4]Comiss茫o Europeia, "Lei Europeia de Chips," EUROPA.EU} A STMicroelectronics, a GlobalFoundries e o IMEC colaboram em linhas de teste de integra莽茫o heterog锚nea, mas a aus锚ncia de um fornecimento local de HBM continua a empurrar os projetistas europeus de GPU para fornecedores asi谩ticos de mem贸ria. A Am茅rica do Sul, o Oriente 惭茅诲颈辞 e a 脕frica permanecem marginais, hospedando apenas opera莽玫es de back-end legadas sem capacidade de TSV.