黑料正能量

Globale 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟trends und -Einblicke

KI-Beschleuniger-Boom treibt 2,5D/3D-Interposer an

Hyperscale-Rechenzentrumsbetreiber setzen heute Cluster mit mehr als 30.000 Grafikprozessoren pro Standort ein, die jeweils auf hochausbeute-Interposer angewiesen sind, um Logik-Dies mit High-Bandwidth-Memory-Stacks zu verbinden. Im Verlauf des Jahres 2025 meldete TSMC eine CoWoS-Kapazit盲tsauslastung von 眉ber 95 %, was Kunden dazu veranlasste, Kapazit盲tsslots bis 2027 zu sichern.^{[1]鈥濬ortschritte bei der Umsetzung des EU Chips Act,鈥� Europ盲ische Kommission, ec.europa.eu} Bei 2,5D-Geometrien liegt die durchschnittliche Ausbeute bei etwa 75 %, was bedeutet, dass jedes vierte Substrat mit Kosten von bis zu USD 10.000 pro Defekt ausgesondert wird. Intels Meteor-Lake-Prozessoren, die 2024 ausgeliefert wurden, demonstrierten einen Bump-Pitch von 10 Mikrometern, was die Geh盲usefl盲che um 40 % reduzierte, die thermische Dichte jedoch auf nahezu 200 W/cm虏 ansteigen lie脽. Kleinere fablose Unternehmen ohne Langzeitvertr盲ge sind einem Zuteilungsrisiko ausgesetzt, da Hyperscaler das Angebot monopolisieren.

Leistungsmodule f眉r Elektrofahrzeuge in den Vereinigten Staaten und Asien

Wechselrichter f眉r Elektrofahrzeuge erfordern Leistungsmodule, die Sperrschichttemperaturen 眉ber 200 掳C und wiederholte Thermozyklen von 150 掳C 眉berstehen. Wolfspeed verdoppelte im Gesch盲ftsjahr 2025 die Designgewinne im Automobilbereich f眉r 800-Volt-Architekturen, wobei jeder Wechselrichter bis zu 12 diskrete Module verbraucht.[2] Keramische Substrate von Kyocera und NGK Spark Plug weisen W盲rmeleitf盲higkeiten von 眉ber 250 W/m路K auf, kosten jedoch ein Vielfaches organischer Laminate. Inlandsinhalt-Anreize in den Vereinigten Staaten veranlassten Infineon und ON Semiconductor, USD 2 Milliarden in Verpackungsinvestitionen in Texas und New York zu binden. Chinas vertikal integrierte BYD und CATL haben die Modulmontage ebenfalls internalisiert, um Leistung und Marge zu sichern.

CHIPS-Anreize der Vereinigten Staaten und der EU schaffen lokale Back-End-Fabs

Bis Dezember 2025 hatte der CHIPS and Science Act USD 7,9 Milliarden an Zusch眉ssen und USD 25 Milliarden an Kreditgarantien ausgegeben, wobei Amkor USD 400 Millionen erhielt, um eine USD 2 Milliarden teure Advanced-Packaging-Anlage neben TSMCs Phoenix-Fab zu errichten. In Europa subventioniert ein Pool von EUR 3,3 Milliarden (USD 3,5 Milliarden) ein gemeinsames Infineon-GlobalFoundries-Projekt in Dresden.[3] Automatisierung senkt die direkten Arbeitskosten nun auf unter 15 % der Gesamtkosten, sodass die N盲he zu Wafer-Fabs und Kunden den Kostenvorteil von Niedriglohnstandorten in S眉dostasien zunehmend 眉berwiegt.

Chiplet-Architekturen f眉r hochdichte Interposer

AMDs MI300-Beschleuniger integriert 13 Chiplets auf einem einzigen Interposer und liefert 5,3 TB/s Speicherbandbreite, w盲hrend die Kosten f眉r monolithische Dies um gesch盲tzte 35 % gesenkt werden. Die Universal-Chiplet-Interconnect-Express-Spezifikation standardisiert elektrische, protokollbezogene und mechanische Schnittstellen, doch propriet盲re Verbindungen von Intel, TSMC und Samsung behalten Latenzvorteile. Verpackungslinien m眉ssen gemischte Bump-Pitches verwalten: 40 碌m f眉r Logik, 55 碌m f眉r Speicher und 100 碌m f眉r Leistung, was die Kapitalanforderungen pro Linie auf 眉ber USD 500 Millionen treibt.

ABF-Substratversorgungsengpass (Taiwan/Japan)

Ajinomoto-Build-up-Film-Substrate waren im Jahr 2025 weiterhin knapp, da Kapazit盲tserweiterungen bei Ibiden und Shinko Electric Industries Co., Ltd. erst Mitte 2026 das Volumen erreichen werden. Die Lieferzeiten f眉r 12-lagige Substrate stiegen auf 38 Wochen, was Neudesigns oder Leistungskompromisse erzwang. Ein erstklassiger Cloud-Anbieter reagierte darauf mit einer Investition von USD 300 Millionen in ein taiwanesisches Gemeinschaftsunternehmen, um die Versorgung zu sichern.

Ausbeute-Herausforderungen bei 3D-TSV/Hybrid-Bonden

Through-Silicon-Via- und Hybrid-Bonding-Prozesse liegen in der Ausbeute noch immer 15鈥�25 Prozentpunkte hinter konventionellen Flip-Chip-Ausbeuten zur眉ck. TSMCs System-on-Integrated-Chips-Angebot erzielte in der fr眉hen Produktion eine Ausbeute von 70 %, verglichen mit 90 % bei ausgereiften CoWoS-Prozessen. Ein fehlgeschlagener Multi-Die-Stack kann USD 2.000鈥�5.000 an Silizium verschwenden, und eine Nachbearbeitung ist oft unm枚glich. Intels Granite-Rapids-Server-Roadmap verz枚gerte sich 2024 aufgrund 盲hnlicher Probleme um zwei Quartale.

*Unsere Prognosen behandeln die Auswirkungen von Treibern und Einschr盲nkungen als richtungsweisend und nicht additiv. Die Wirkungsprognosen ber眉cksichtigen Basiswachstum, Mischungseffekte und Wechselwirkungen zwischen Variablen.

Segmentanalyse

Nach Verpackungsplattform: Advanced-L枚sungen festigen ihre F眉hrungsposition

Advanced-Formate machten im Jahr 2025 65,71 % des 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟anteils aus und werden bis 2031 mit einer CAGR von 10,61 % wachsen. Flip-Chip bleibt f眉r Bauteile mit hoher Pinanzahl dominant, da sich der L枚tkugel-Pitch auf 80 碌m verengt. Fan-out-Wafer-Level-Packaging liefert 20 % Einsparungen bei der St眉ckliste f眉r 5G-RF-Front-Ends, w盲hrend System-in-Package- und Package-on-Package-Architekturen mobile Formfaktoren optimieren. Das 2,5D/3D-Teilsegment ist der am schnellsten wachsende Bereich, angetrieben durch KI-Beschleuniger, die acht oder mehr High-Bandwidth-Memory-Stacks pro Interposer einbetten.

Panel-Level-Packaging entwickelt sich zu einem Kostenst枚rer und wird voraussichtlich bis 2031 mit einer CAGR von 10,89 % wachsen. Rechteckige 510 mm 脳 515 mm gro脽e Substrate liefern 2,5-mal so viele Dies wie 300-mm-Wafer und senken die Kosten pro Die um bis zu 40 %. Allerdings sind neue Handhabungs- und Inspektionswerkzeuge erforderlich, was die Lernkurve auf 24 Monate verl盲ngert. Traditionelle Drahtbond-L枚sungen behalten ihre Relevanz bei Leistungsmanagement-ICs, diskreten Transistoren und 盲lteren Automobilanwendungen, wo Kosten und Qualifikationstr盲gheit dominieren.

Nach Verpackungsmaterial: Keramikzuwachs konterkariert organische Dominanz

Organische Laminate hielten im Jahr 2025 einen Anteil von 37,82 %, doch die Versorgungsengp盲sse bei Ajinomoto-Build-up-Film f枚rdern die Designdiversifizierung. Leadframes, 叠辞苍诲诲谤盲丑迟别, Vergussmassen und Lotkugeln unterst眉tzen gemeinsam preissensitive Bauteile. Die Kupferdrahtadoption erreichte bis 2025 眉ber 80 % und spart USD 0,02鈥�0,05 pro Einheit im Vergleich zu Gold. Epoxid-Vergussmassen enthalten nun Silikonvarianten, um Automobiltemperaturen 眉ber 150 掳C standzuhalten.

碍别谤补尘颈办驳别丑盲耻蝉别 werden voraussichtlich mit einer CAGR von 11,67 % wachsen, angetrieben durch Siliziumkarbid- und Galliumnitrid-Leistungsmodule, die eine W盲rmeleitf盲higkeit 眉ber 200 W/m路K erfordern. Kyoceras Erweiterung im Jahr 2024 erh枚hte die Aluminiumnitrid-Kapazit盲t um 25 %. Die-Attach- und W盲rme眉bergangsverbindungen sind kritisch geworden, da die Logikleistungsdichte 100 W/cm虏 眉bersteigt. Der 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟 pr眉ft weiterhin Zweitlieferantenoptionen f眉r ABF-Dielektrika, um das Risiko eines Einzellieferanten zu vermeiden.

Nach Wafer-Gr枚脽e: Panel-Wirtschaftlichkeit fordert den 300-mm-Standard heraus

Das 300-mm-Format erfasste 2025 59,17 % des Volumens dank ausgereifter Werkzeuge und breiter Verf眉gbarkeit. Gr枚脽en unter 200 mm bestehen bei Galliumarsenid-RF- und Siliziumkarbid-Leistungsbauelementen fort, wo die Substratkosten den Durchmesser bestimmen. Panel-Level-Packaging, hier als 眉ber 450 mm klassifiziert, wird mit 10,89 % wachsen, da Nepes Corporation und ASE Technology Holding Co., Ltd. Pilotlinien in Betrieb nehmen.

Ein einzelnes Panel liefert wesentlich mehr Dies als ein 300-mm-Wafer, da der Randausschluss entf盲llt. Nicht-kreisf枚rmige Substrate erfordern jedoch neue Lithografie-, Handhabungs- und Messtechnikplattformen. Die installierte Basis von USD 30 Milliarden an 300-mm-Ausr眉stung erzeugt Tr盲gheit, sodass Analysten erwarten, dass Panels bis 2030 nur 15鈥�20 % der kosteng眉nstigen Bauteile sichern werden und eher neben Wafer-Prozessen koexistieren als diese zu ersetzen.

Nach Gesch盲ftsmodell: Foundries beschleunigen die R眉ckw盲rtsintegration

Anbieter von ausgelagerter Montage und Tests kontrollierten im Jahr 2025 48,33 % des 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟es, doch Foundry-Back-End-Dienste sind auf dem Weg zu einer CAGR von 10,83 %. TSMC, Samsung Electronics Co., Ltd. und Intel Corporation skalieren InFO-, I-Cube-, X-Cube- und Foveros-Plattformen, um schl眉sselfertige L枚sungen anzubieten. Traditionelle OSATs reagieren mit USD 3 Milliarden schweren Kapitalpl盲nen f眉r 2,5D- und 3D-Linien sowie Kapazit盲tsreservierungsprogrammen, die langfristigen Partnerschaften 盲hneln.

Integrierte Ger盲tehersteller bevorzugen die interne Verpackung f眉r propriet盲re Produkte, r盲umen jedoch die steigende Kapitalbelastung ein. Intel Corporation plant, bis 2027 30 % des Verpackungsvolumens auszulagern und interne Linien auf f眉hrende Stacks zu konzentrieren. Hyperscaler wie Amazon Web Services und Google Cloud co-finanzieren nun Kapazit盲ten und verwischen die Grenze zwischen Kunde und Lieferant. Die Wettbewerbslandschaft des 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟es umfasst daher reine OSATs, vertikal integrierte Foundries und hybride Konsortien.

Notiz: Segmentanteile aller Einzelsegmente sind nach dem Kauf des Berichts verf眉gbar

Nach Endverbraucherbranche: Automobilsektor 眉berholt das Wachstum der Unterhaltungselektronik

Die Unterhaltungselektronik behielt im Jahr 2025 43,49 % der Nachfrage, doch die St眉ckzahllieferungen von Smartphones haben sich bei rund 1,2 Milliarden j盲hrlich eingependelt. Automobil- und Mobilit盲tsl枚sungen werden bis 2031 mit 11,43 % wachsen, angetrieben durch Sensorfusion, Lidar und Hochtemperatur-Leistungsmodule. Jeder Traktionswechselrichter eines Elektrofahrzeugs verbraucht mehrere Siliziumkarbid-Module, die 碍别谤补尘颈办驳别丑盲耻蝉别 mit einer W盲rmeleitf盲higkeit von 眉ber 250 W/m路K erfordern.

Rechen- und Rechenzentrumsger盲te erzielen die h枚chsten durchschnittlichen Verkaufspreise, wobei KI-Beschleuniger USD 30.000 pro Einheit 眉bersteigen. Luft- und Raumfahrt-, Medizin-, Industrie- und Energiesegmente setzen auf hochzuverl盲ssige, langqualifizierte Geh盲use statt auf Spitzenleistung. Da diese Branchen die Nachfrage stabilisieren, gewinnt der 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟 Widerstandsf盲higkeit gegen眉ber der Smartphone-Zyklizit盲t.

Geografische Analyse

Der asiatisch-pazifische Raum kontrollierte im Jahr 2025 66,89 % des 贬补濒产濒别颈迟别谤驳别丑盲耻蝉别-惭补谤办迟es, gest眉tzt durch Taiwans F眉hrungsrolle bei der Flip-Chip- und Fan-out-Verarbeitung sowie Chinas Skalierung bei der Standardmontage. Die im Oktober 2024 erlassenen Exportkontrollen schr盲nken den Zugang des Festlands zu modernsten Werkzeugen weiterhin ein und veranlassen inl盲ndische Akteure, Hybrid-Bonding-Umgehungsl枚sungen zu entwickeln, die Ausbeute f眉r Autonomie opfern. Samsungs und SK Hynix aus 厂眉诲办辞谤别补 integrieren die Speicherverpackung vertikal, w盲hrend Japans Shinko Electric Industries Co., Ltd. und Ibiden die Fertigung von Substraten mit hoher Lagenanzahl dominieren.

Der Anteil Nordamerikas steigt, da CHIPS-Act-Anreize neue Linien in Arizona, New Mexico, Texas und Ohio subventionieren. Amkors USD 2 Milliarden teure Anlage in Arizona und Intels Verpackungserweiterungen bringen fortschrittliche Kapazit盲ten in die Region und unterst眉tzen Anforderungen der Verteidigungs- und Automobilsicherheit. Europa bleibt kleiner, soll aber bis 2030 durch den EU Chips Act die Kapazit盲t verdoppeln, wobei Deutschlands Dresdner Cluster die Investitionen anf眉hrt.

Der Nahe Osten weist mit 11,29 % die schnellste regionale CAGR auf, da der Public Investment Fund Saudi-Arabiens und Mubadala der Vereinigten Arabischen Emirate 脰leinnahmen in die Halbleiterdiversifizierung lenken. Greenfield-Montage- und Testlinien, die f眉r 2027鈥�2028 geplant sind, werden zun盲chst auf Unterhaltungselektronik- und Automobilmodule abzielen, bevor sie zu fortschrittlichen Interposern 眉bergehen. S眉damerika und Afrika halten Nischenbeteiligungen aufrecht und konzentrieren sich auf Drahtbond- und Leadframe-Dienste f眉r lokalisierte Industrienachfrage.